學習 Verilog HDL

因為工作需要使用 Xilinx FPGA，我開始學習 FPGA 以及 Verilog。
以下是我的學習過程。

我買了兩本原文書，但幫助不大。目前只讓我知道有 WebPACK 這玩意。

[2011/10/08修正：在開始閱讀我要研究的 j1 Forth CPU 後，其中的一本，Digital Dsign and Verilog HDL Fundamentals 開始有幫助，我覺得這一本寫得很清楚。不過，它缺少了 Verilog 2001 的內容，如 generate/genvar 等。對 generate/genvar 等的說明可以參考 "The IEEE Verilog 1364-2001 Standard, What's New, and Why You Need It" 一文。
]

下載 WebPACK。

閱讀 Xilinx ISE In-Depth Tutorial：
http://www.xilinx.com/support/documentation/sw_manuals/xilinx13_1/ise_tutorial_ug695.pdf

至於 Verilog，弟弟傳了 OVIVerilog HDL LRM Version 1.0 做為參考手冊。

此外，以下連結提供了許多資訊：http://www.asic-world.com/verilog/verilinks.html

以下連結中的 on-line reference guides 也很值得參考： http://www.sutherland-hdl.com/reference-guides.php 。